Outils pour utilisateurs

Outils du site


nsi:premiere:architecture:architecture_sequentielle_exercices

Exercices du cours architecture séquentielle

Architecture séquentielle, Mémoire élémentaire

  1. Sur logisim, réalisez le circuit ci-dessous.
  2. Faites le tableau de vérité de ce circuit.
  3. Constatez que l'état de $S$ quand $A = B = 0$ dépend de ce qui s'est passé avant.

Ce circuit est une mémoire. L'effet mémoire repose sur la présence d'un branchement d'une sortie vers une entrée (rétroaction). Cette une mémoire est volatile : la mémoire s'efface si les circuits ne sont plus alimentés. Il existe d'autres techniques (bande magnétique…)

Architecture séquentielle, aiguillage

Décompressez puis ouvrez le fichier dans logisim. Vous trouvez un circuit avec beaucoup d'éléments. Certains éléments ont une adresse de 3 bits. Voici un rapide résumé :

  • Un clavier, adresse @=000.
    Il faut sélectionner le clavier avec la main pour pouvoir écrire.
  • Des registres (mémoires de 1 octet) d'adresse allant de 001 à 101.
  • Un additionneur dont le résultat peut être lu à l'adresse @=110.
  • Un afficheur, à l'adresse @=111.

Voici le fonctionnement attendu :

  • Quand on lit, le contenu lu est toujours écrit dans le registre de transfert @=001.
  • Quand on écrit, le contenu écrit vient toujours du registre de transfert @=001.
  • Donc si on veut écrire le contenu du clavier sur l'afficheur, il faut d'abord lire (RD) l'adresse @=000 et ensuite écrire (WR) à l'adresse @=111.
  • Tous les registres sont cadencés par une horloge (CLK) de sorte qu'après chaque réglage de RD, WR, @, il faut donner un top d'horloge (cliquer 2x avec la main sur l'horloge)

Ce que vous devez faire :

  1. Entrer dans le sous-circuit aiguillage pour y entrer la logique nécessaire.
    Par exemple RD=1 avec @=010 doit mettre à 1 l'entrée RD du registre @=010.
  2. Entrer 4 et 7 au clavier piloter la suite de signaux CLK, RD, WR et @ permettant de calculer la somme et de l'afficher.

Architecture séquentielle, séquencement

À un croisement en T, une petite rue peu fréquentée PR rencontre la voie principale VP. On veut donner le feu vert à PR chaque fois que nécessaire mais pour éviter de bloquer VP, on place une temporisation T (peu importe la longueur de T).

  1. Quand une voiture arrive au feu sur PR, elle obtient le feu vert, à condition que T soit inactive.
  2. La temporisation T est déclenchée (elle commence à décompter le temps)
  3. Quand T se termine, le feu de PR repasse au rouge.
  4. On déclenche de nouveau T pour empêcher PR d'obtenir le feu vert aussitôt.

Ce fonctionnement peut être représenté par un graphe :

Le numéro dans les bulles représente un état (une étape du cycle). 2 bits suffisent à numéroter les 4 états. Le numéro d'état est stocké dans une mémoire et comme on peut écrire un nouveau numéro dans la mémoire, on peut changer d'état.

L'état change à chaque top d'horloge (CLK) et donc si on veut rester dans le même état, il faut écrire l'état en cours (on réécrit le même pour qu'il ne change pas)

Votre travail : Considérez le circuit logique ayant en entrée V (voiture sur PR), T (tempo active) et l'état présent (sortie de la mémoire, 2 bits) et en sortie feu rouge, feu vert, état suivant (2 bits), déclencher tempo.

Décompressez et ouvrez le fichier dans logisim et réalisez le circuit logique. Testez.

nsi/premiere/architecture/architecture_sequentielle_exercices.txt · Dernière modification : de goupillwiki